Verilog HDL高级数字设计

《Verilog HDL高级数字设计(第2版)(英文版)》特色 ·重点讨论现代数字电路系统的设计方法 ·阐述并推广基于Verilog 2001和2005，且可综合的RTL描述和算法建模的设计风格 ·明确指出了可综合和不可综合循环的区别 ·讲述了如何应用ASM和ASMD图进行行为级建模 ·深入讨论基于Verilog 2001和2005的数字处理系统、RISC计算机和各种数据通道控制器、异步和同步FIFO设计的算法和架构及综合的设计实例 ·给出了150多个经过完全验证的实例，对时序分析、故障模拟、测试和可测性设计进行切合实际的讨论 ·含有利用Vetilog 2001和2005编写的具备JTAG和BIST可测功能的实用设计案例 ·每章后均设计了一些涉及面广且难度高的习题 ·包含一套与《Verilog HDL高级数字设计(第2版)(英文版)》内容配套的可适合实验室实验验证的FPGA设计实例，如ALU、可编程电子锁、有FPFO的键盘扫描器、可纠错的串行通信接口、基于SRAM的控制器、异步和同步FIFO设计、存储器及RISC CPU 《Verilog HDL高级数字设计(第2版)(英文版)》支持网站内容包括：所有模型的源文件、仿真实例的测试平台源文件、幻灯片文件、某些工具软件的速 成教案及常见问题解答（FAQ）